Question entretien chez IEC Electronics : Design a basic AND gate using transistor level logic. | Glassdoor

Aller au contenu Aller au pied de page

employer cover photo

IEC Electronics

Electrical Engineering Intern : entretien chez IEC Electronics

Question d’entretien chez IEC Electronics

Entretien pour Electrical Engineering Intern

Design a basic AND gate using transistor level logic.

Réponse à la question d'entretien

Utilisateur anonyme

4 nov. 2012

Paralleled NMOS followed by series PMOS

Recherches associées: Avis sur IEC Electronics | Offres d’emploi chez IEC Electronics | Salaires chez IEC Electronics | Avantages sociaux chez IEC Electronics

Entretiens chez IEC Electronics