Questions d'entretien

Entretien pour RTL Design Engineer (Project Associate)

-

5G Testbed IIT-Hyd

Write a verilog code for 1011 sequence detector ?

Répondre

Réponse à la question d'entretien

1 réponse

0

First I draw the FSM diagram of the sequence detector using both Mealy and Moore state machine, After that I wrote the verilog code for the same.

Utilisateur anonyme le

Ajouter des réponses ou des commentaires

Pour commenter ceci, connectez-vous ou inscrivez-vous.