Question d’entretien chez Synopsys

explain Fpga design flow